Table des matières:
- Étape 1: Qu'est-ce que l'UART ?
- Étape 2: Spécifications
- Étape 3: Approche de conception
- Étape 4: Résultats de la simulation
- Étape 5: Fichiers joints
Vidéo: Conception de l'UART en VHDL : 5 étapes
2024 Auteur: John Day | [email protected]. Dernière modifié: 2024-01-30 09:07
UART signifie Universal Asynchronous Receiver Transmitter. C'est le protocole de communication série le plus populaire et le plus simple. Dans cette instructable, vous apprendrez à concevoir un module UART en VHDL.
Étape 1: Qu'est-ce que l'UART ?
Pour communiquer avec divers périphériques, les processeurs ou contrôleurs utilisent généralement la communication UART. C'est une communication série simple et rapide. Étant donné que UART est une exigence minimale dans presque tous les processeurs, ils sont généralement conçus comme des cœurs Soft IP en VHDL ou Verilog pour une réutilisation et une facilité d'intégration.
Étape 2: Spécifications
Les spécifications de l'UART conçu sont données ci-dessous:
* Signaux UART standard.
* Débit en bauds configurable de 600-115200.
* Échantillonnage = 8x @receiver
* Conception éprouvée FPGA - sur carte Xilinx Artix 7.
* Testé sur les périphériques UART, Hyperterminal avec succès - tous les débits en bauds
Étape 3: Approche de conception
-
Nous allons concevoir 3 modules, que nous intégrerons plus tard pour compléter l'UART.
- Module émetteur: prend en charge les transmissions de données en série
- Module récepteur: prend en charge les réceptions de données série
- Module générateur de bauds: prend en charge la génération d'horloges en bauds.
- Le module générateur de bauds est configurable dynamiquement. Il génère deux horloges en bauds à partir de l'horloge principale, en fonction de la vitesse souhaitée. Un pour l'émetteur, l'autre pour le récepteur.
- Le module récepteur utilise un taux d'échantillonnage de 8x pour minimiser la probabilité d'erreur de réception, c'est-à-dire que l'horloge en bauds du récepteur est une horloge en bauds de l'émetteur 8x.
- Signaux de contrôle pour contrôler la transmission et la réception, ainsi que le signal d'interruption.
- Interface série UART standard sans bit de parité, un bit d'arrêt et de démarrage, 8 bits de données.
- Une interface parallèle pour communiquer avec l'hôte, c'est-à-dire un processeur ou un contrôleur, qui alimente et reçoit des données parallèles vers et depuis UART.
Étape 4: Résultats de la simulation
Étape 5: Fichiers joints
* Module émetteur UART -fichier vhd
* Module récepteur UART - fichier vhd
* Module générateur de bauds - fichier vhd
* Module UART - Le module supérieur principal intégrant les modules ci-dessus - fichier vhd
* Documentation complète de l'UART IP Core - pdf
Pour toute question, n'hésitez pas à me contacter:
Mitu Raj
suivez-moi:
Pour toute question, contactez: [email protected]
Conseillé:
Conception d'un contrôleur de cache associatif simple à quatre voies en VHDL : 4 étapes
Conception d'un contrôleur de cache associatif simple à quatre voies en VHDL : dans mon précédent instructable, nous avons vu comment concevoir un contrôleur de cache mappé direct simple. Cette fois, nous avançons d'un pas. Nous allons concevoir un simple contrôleur de cache associatif à quatre voies. Avantage ? Moins de ratés, mais au prix de perfo
Conception d'un contrôleur d'interruption programmable en VHDL : 4 étapes
Conception d'un contrôleur d'interruption programmable en VHDL : je suis submergé par le type de réponses que je reçois dans ce blog. Merci les gars de visiter mon blog et de me motiver à partager mes connaissances avec vous. Cette fois, je vais présenter la conception d'un autre module intéressant que nous voyons dans tous les SOC -- Interrupt C
Conception d'un contrôleur de cache simple en VHDL : 4 étapes
Conception d'un contrôleur de cache simple en VHDL : j'écris cette instructable, car j'ai trouvé un peu difficile d'obtenir du code VHDL de référence pour apprendre et commencer à concevoir un contrôleur de cache. J'ai donc conçu moi-même un contrôleur de cache à partir de zéro et l'ai testé avec succès sur FPGA. J'ai p
Conception du Master I2C en VHDL : 5 étapes
Conception du maître I2C en VHDL : dans cette instructable, la conception d'un simple maître I2C en VHDL est discutée. REMARQUE : cliquez sur chaque image pour voir l'image complète
Conception d'un contrôleur VGA simple en VHDL et Verilog : 5 étapes
Conception d'un contrôleur VGA simple en VHDL et Verilog : dans cette instructable, nous allons concevoir un contrôleur VGA simple en RTL. Le contrôleur VGA est le circuit numérique conçu pour piloter les écrans VGA. Il lit à partir de Frame Buffer (VGA Memory) qui représente la trame à afficher, et génère nece